lvds2 회로 설계시 차동 임피던스 매칭 정보 차동 Clock Line의 일반적인 임피던스 값신호 유형차동 임피던스 (Differential Impedance)LVDS100Ω (일반적으로 100Ω ~ 120Ω)CML (Current Mode Logic)85Ω ~ 100ΩPECL (Positive Emitter-Coupled Logic)100Ω ~ 120ΩPCIe (PCI Express)85ΩHDMI / DisplayPort100ΩUSB 2.0 (고속)90ΩUSB 3.x / 4.085ΩSATA / SAS85Ω ~ 100Ω Clock Line 설계 시 고려할 사항임피던스 매칭 (Impedance Matching)PCB에서 클럭 신호 라인의 차동 임피던스를 표준에 맞춰야 신호 반사를 줄이고 신호 품질을 보장할 수 있음예: LVDS 클럭은 100Ω로 설계하.. 2025. 3. 18. LVDS 패턴 설계 관련... 두께 이격거리? 아트웍 업체에서 LVDS 패턴에 대해 문의하길래 알아봤다... 보통 1 라인의 임피던스 매칭시에 50옴으로 매칭을한다. 디퍼런셜도 2 라인이길래 각 라인에 50옴이라고 생각하고 디퍼런셜 시그널에 50옴 매칭하려한다고 문의하니... 50옴은 안한단다 ㅎㅎ 90옴이나 100옴이라길래.. 제가 알기론 두라인 합쳐서 100옴으로 알고있다고 다시 문의하니 그제서야 디퍼런셜 시그널은 두라인을 합쳐서 임피던스를 말한다고... ㅡ,.ㅡ;; 생각하는게 달랐던거다 ㅋㅋ 어쨌든 1.6T에 6층 설계시 디퍼런셜 50옴 임피던스 매칭하려면 다음과 같은 정보가 필요하단다... 패턴 두께 0.15mm 패턴 사이 거리 0.12mm 패턴과 GND Copper간의 거리는 딱히 지정하지 않는다고하는데? 음... 어쨌든 디퍼런셜 시그널 임.. 2020. 4. 6. 이전 1 다음
