차동 패턴1 회로 설계시 차동 임피던스 매칭 정보 차동 Clock Line의 일반적인 임피던스 값신호 유형차동 임피던스 (Differential Impedance)LVDS100Ω (일반적으로 100Ω ~ 120Ω)CML (Current Mode Logic)85Ω ~ 100ΩPECL (Positive Emitter-Coupled Logic)100Ω ~ 120ΩPCIe (PCI Express)85ΩHDMI / DisplayPort100ΩUSB 2.0 (고속)90ΩUSB 3.x / 4.085ΩSATA / SAS85Ω ~ 100Ω Clock Line 설계 시 고려할 사항임피던스 매칭 (Impedance Matching)PCB에서 클럭 신호 라인의 차동 임피던스를 표준에 맞춰야 신호 반사를 줄이고 신호 품질을 보장할 수 있음예: LVDS 클럭은 100Ω로 설계하.. 2025. 3. 18. 이전 1 다음