회로 설계시 차동 임피던스 매칭 정보

차동 Clock Line의 일반적인 임피던스 값

신호 유형차동 임피던스 (Differential Impedance)

LVDS	100Ω (일반적으로 100Ω ~ 120Ω)
CML (Current Mode Logic)	85Ω ~ 100Ω
PECL (Positive Emitter-Coupled Logic)	100Ω ~ 120Ω
PCIe (PCI Express)	85Ω
HDMI / DisplayPort	100Ω
USB 2.0 (고속)	90Ω
USB 3.x / 4.0	85Ω
SATA / SAS	85Ω ~ 100Ω

 

Clock Line 설계 시 고려할 사항

1. 임피던스 매칭 (Impedance Matching)
   • PCB에서 클럭 신호 라인의 차동 임피던스를 표준에 맞춰야 신호 반사를 줄이고 신호 품질을 보장할 수 있음
   • 예: LVDS 클럭은 100Ω로 설계하는 것이 일반적
2. 트레이스 길이 매칭 (Length Matching)
   • 차동 신호를 이루는 두 개의 라인은 가능한 한 동일한 길이로 설계하여 스큐(skew)를 최소화해야 함
3. 리턴 패스 (Return Path) 확보
   • 신호 무결성을 유지하기 위해 클럭 신호가 지나가는 경로 아래에 연속적인 GND Plane을 배치하는 것이 중요
4. 터미네이션 저항 (Termination Resistor)
   • LVDS 및 PECL과 같은 차동 신호에서는 종단 저항(보통 100Ω)을 배치하여 신호 반사를 줄임

 

예제: LVDS Clock Line 설계

• 임피던스: 100Ω (±10%) 차동 임피던스
• PCB 레이어 Stack-up 고려: 트레이스 폭과 간격을 조정하여 100Ω 차동 임피던스를 유지
• 터미네이션 저항: 신호 수신 단에 100Ω 종단 저항 추가

 

 

요약

• LVDS 클럭 라인: 100Ω
• PCIe, USB, SATA: 85Ω ~ 100Ω
• 설계 시 임피던스 매칭 필수, 트레이스 길이 차이를 최소화하여 신호 무결성 유지