본문 바로가기
프로그래밍 언어/FPGA (VHDL, Verilog)

[VIVADO] Implementation Strategy Descriptions

by 새싹군 2024. 7. 26.

 

UG904 문서 202 Page에 있음.

 

Table 16: Implementation Strategy Descriptions

Implementation Strategy Name  Description Description(번역)
Vivado® Implementation Defaults Balances runtime with trying to achieve timing closure. 타이밍 종료를 달성하려는 노력과 런타임의 균형을 유지합니다.
Performance_Explore Uses multiple algorithms for optimization, placement, and routing to get potentially better results. 잠재적으로 더 나은 결과를 얻기 위해 최적화, 배치 및 라우팅에 여러 알고리즘을 사용합니다.
Performance_ExplorePostRoutePhysOpt Similar to Peformance_Explore but adds phys_opt_design after routing for further improvements. Peformance_Explore와 유사하지만 추가 개선을 위해 라우팅 후에 phys_opt_design을 추가합니다.
Performance_LBlockPlacement Ignore timing constraints for placing block RAM and DSPs, use wirelength instead. 블록 RAM 및 DSP 배치에 대한 타이밍 제약을 무시하고 대신 와이어 길이를 사용하십시오.
Performance_LBlockPlacementFanoutOpt Ignore timing constraints for placing block RAM and DSPs, use wirelength instead, and perform aggressive replication of high fanout drivers. 블록 RAM 및 DSP 배치에 대한 타이밍 제약을 무시하고 대신 와이어 길이를 사용하며 높은 팬아웃 드라이버의 공격적인 복제를 수행합니다.
Performance_EarlyBlockPlaceent Finalize placement of Block RAM and DSPs in the early stages of global placement. 글로벌 배치의 초기 단계에서 블록 RAM 및 DSP 배치를 마무리합니다.
Performance_NetDelay_high To compensate for optimistic delay estimation, add extra delay cost to long distance and high fanout connections (high setting, most pessimistic). 낙관적인 지연 추정을 보상하려면 장거리 및 높은 팬아웃 연결에 추가 지연 비용을 추가합니다(높은 설정, 가장 비관적).
Performance_NetDelay_low To compensate for optimistic delay estimation, add extra delay cost to long distance and high fanout connections low setting, least pessimistic). 낙관적 지연 예측을 보상하려면 장거리 및 높은 팬아웃 연결에 낮은 설정, 가장 비관적)에 추가 지연 비용을 추가합니다.
Performance_Retiming Combines retiming in phys_opt_design with extra placement optimization and higher router delay cost. phys_opt_design의 타이밍 조정과 추가 배치 최적화 및 더 높은 라우터 지연 비용을 결합합니다.
Performance_ExtraTimingOpt Runs additional timing-driven optimizations to potentially improve overall timing slack. 추가적인 타이밍 기반 최적화를 실행하여 전반적인 타이밍 여유를 잠재적으로 개선합니다.
Performance_RefinePlacement Increase placer effort in the post-placement optimization phase, and disable timing relaxation in the router. 배치 후 최적화 단계에서 배치 작업을 늘리고 라우터에서 타이밍 완화를 비활성화합니다.
Performance_SpreadSLL A placement variation for SSI devices with tendency to spread SLR crossings horizontally. SLR 교차점이 수평으로 퍼지는 경향이 있는 SSI 장치의 배치 변형입니다.
Performance_BalanceSLL A placement variation for SSI devices with more frequent crossings of SLR boundaries. SLR 경계를 더 자주 교차하는 SSI 장치의 배치 변형입니다.
Congestion_SpreadLogic_high Spread logic throughout the device to avoid creating congested regions (high setting is the highest degree of spreading). 혼잡한 지역이 생성되는 것을 방지하기 위해 장치 전체에 로직을 분산시킵니다(높은 설정이 가장 높은 수준의 분산을 의미함).
Congestion_SpreadLogic_medium Spread logic throughout the device to avoid creating congested regions (medium setting is the medium degree of spreading). 혼잡한 지역이 생성되는 것을 방지하기 위해 장치 전체에 논리를 분산시킵니다(중간 설정은 중간 수준의 확산입니다).
Congestion_SpreadLogic_low Spread logic throughout the device to avoid creating congested regions (low setting is the lowest degree of spreading). 혼잡한 지역이 생성되는 것을 방지하기 위해 장치 전체에 논리를 분산시킵니다(낮은 설정은 확산 정도가 가장 낮습니다).
Congestion_SpreadLogic_Explore Similar to Congestion_SpreadLogic_high, but uses the Explore directive for routing. Congestion_SpreadLogic_high와 유사하지만 라우팅을 위해 Explore 지시어를 사용합니다.
Congestion_SSI_SpreadLogic_high Spread logic throughout the device to avoid creating congested regions, intended for SSI devices (high setting is the highest degree of spreading). SSI 장치를 위한 혼잡한 지역 생성을 방지하기 위해 장치 전체에 논리를 분산시킵니다(높은 설정은 확산 정도가 가장 높음).
Congestion_SSI_SpreadLogic_low Spread logic throughout the device to avoid creating congested regions, intended for SSI devices (low setting is the lowest degree of spreading). SSI 장치를 위한 혼잡한 지역 생성을 방지하기 위해 장치 전체에 논리를 분산시킵니다(낮은 설정은 확산 정도가 가장 낮습니다).
Area_Explore Uses multiple optimization algorithms to get potentially fewer LUTs. 여러 최적화 알고리즘을 사용하여 잠재적으로 더 적은 수의 LUT를 얻습니다.
Area_ExploreSequential Similar to Area_Explore but adds optimization across sequential cells. Area_Explore와 유사하지만 순차 셀 전체에 최적화를 추가합니다.
Area_ExploreWithRemap Similar to Area_Explore but adds the remap optimization to compress logic levels. Area_Explore와 유사하지만 로직 레벨을 압축하기 위해 리맵 최적화를 추가합니다.
Power_DefaultOpt Adds power optimization (power_opt_design) to reduce power consumption. 전력 소비를 줄이기 위해 전력 최적화(power_opt_design)를 추가합니다.
Power_ExploreArea Combines sequential area optimization with power optimization (power_opt_design) to reduce power consumption. 순차 영역 최적화와 전력 최적화(power_opt_design)를 결합하여 전력 소비를 줄입니다.
Flow_RunPhysOpt Similar to the Implementation Run Defaults, but enables the physical optimization step (phys_opt_design). 구현 실행 기본값과 유사하지만 물리적 최적화 단계(phys_opt_design)를 활성화합니다.
Flow_RunPostRoutePhysOpt Similar to Flow_RunPhysOpt, but enables the Post-Route physical optimization step with the -directive Explore option. Flow_RunPhysOpt와 유사하지만 -directive Explore 옵션을 사용하여 경로 후 물리적 최적화 단계를 활성화합니다.
Flow_RuntimeOptimized Each implementation step trades design performance for better run time. Physical optimization (phys_opt_design) is disabled. 각 구현 단계에서는 더 나은 런타임을 위해 설계 성능을 교환합니다. 물리적 최적화(phys_opt_design)가 비활성화되었습니다.
Flow_Quick Fastest possible runtime, all timing-driven behavior disabled. Useful for utilization estimation. 가능한 가장 빠른 런타임, 모든 타이밍 기반 동작이 비활성화됩니다. 활용도 추정에 유용합니다.

 

 

댓글